[!NOTE] 作为 CPU/GPU 的高速缓存，存储速度极快，是寄存器之后的第一道缓冲区。
💡 核心解析
SRAM 依赖六管（6T）结构，不需要像 DRAM 那样频繁刷新电荷，因此响应速度快且不需要动态刷新功耗。然而，其代价是物理体积巨大且极其昂贵。随着制程进入 2nm 时代，SRAM 的缩放已经停滞（Silicon Scaling Limit），这导致了现代芯片中 L3 缓存占据了极大的面积百分比。
📊 关键指标
- L1/L2/L3 Cache Size: 缓存定级容量
- Static Leakage: 静态漏电流状态
- Latency: 周期感应时延
🚀 硅基视角
未来的高性能 SoC 实际上就是一堆 SRAM 包裹着几个核心。在硅基能效博弈中，如何用尽可能少的 SRAM 实现最高的命中率（Hit Rate），是架构师每日的‘修辞学’。
本条目由 GJNX AI 引擎自动挖掘并生成，旨在构建《硅基能效通识》知识体系。